（１）製品開発革新の基本参照モデル
（２）ライン型開発プロセス(革新前)
（３）ワークセル型開発プロセス(革新後)
電子機器製造業における製品開発プロセスチェーンを革新してどのような製品開発環境にするべきか、リファレンスモデル（あるべき姿）を提案します。このリファレンスモデルは製品開発プロセス革新に成功した企業群から共通項を抽出してモデル化したものです。
製品開発の源流である構想設計段階から製品の機能を盛り込んだ設計を行い、回路・実装設計/ASIC設計/ソフトウェア設計/機械設計の各業務プロセスチェーンをCEO（コンカレントエンジニアリング・オフィス）環境として統合します。そのために下記の３ステップでプロセス革新と情報インフラ整備を並行して推進する必要があります。
●ステップ１：ツールの標準化と導入推進教育・実適用
回路・実装設計/ASIC設計/ソフトウェア設計/機械設計で使用するCAD/CAE等のツールを全社的に標準化します。
作成した設計/技術データが全社的にシームレスに流れる準備を行います。
●ステップ２：技術の確立・実適用と試作レス
CADツールとCAEツールを同じ設計者・技術者が使えるようにシステム技術を確立し、複数のツールを使いこなせる作業環境を整備します。
この結果、デジタルモックアップや解析/シミュレーションを設計段階で繰り返し実行することにより、実機試作を減らすことができます。
●ステップ３：製品情報管理と再利用・共有化
上記のステップと並列で、部品情報/CADライブラリの社内標準化を推進します。
社内標準化したCAD/CAE他のツールが作成・再利用する製品設計・技術情報を管理するために、電子設計系技術情報管理PDMシステムや全社部品データベースシステムを導入するべきです。
次いで機械設計系や全社レベルの技術情報管理PDMシステムを導入して電子系PDMシステムと連携し、最終的に生産管理ERPシステムと連携することで、設計と生産のプロセスチェーンを統合します。
電子機器製造業の製品開発革新の重点は
「解析・シミュレーション重視」
「3次元モデル設計」
「試作の短納期化」
におきます。
製品開発時間を短縮するための具体策として、「Fの法則」を紹介します。
（２）ライン型開発プロセス(革新前)
現状の製品開発プロセスは、工場の製造ラインと同様に、回路設計/実装設計ラインと機械設計ラインの2本のラインが中央に在って、関係する工程プロセスが枝のように繋がっています。
これは少品種大量生産時代に生れた、古典的組織論に基づく「専門化・分業」で作業効率を追求したライン型モデルです。この業務プロセスでは、いくら機械化や情報システム化を行っても製品開発時間の短縮は20%〜30%しか期待できません。その理由は、技術者のマルチタスク状態、安全余裕時間内在の開発計画、学生症候群、遅れのみの後工程への伝播等の人間心理に根ざす問題が解決できないためです。
現状の業務プロセスを改善する必要条件が情報システム等の導入ですが、開発期間の1/3〜1/20化を目指す企業にとっては、「システム整備」と共に「プロセス革新」がぜひとも必要です。
（３）ワークセル型開発プロセス(革新後)
製品開発革新のリファレンスモデルにもとづき、製品開発期間の大幅短縮を実現するプロセスモデルとしてワークセル型モデルを提案します。
● システム整備：
部品/CAD/ナレッジを管理するデータベース、技術情報管理PDMシステムを情報インフラとします。
設計・実装技術者が使うCAD/CAEツールは社内統一し、CAD/CAE/CAM/ERPツールは情報インフラを経由してデータがデータパイプラインを流れる仕掛けを整備します。
● プロセス革新：
製品開発プロジェクトチームは、CAD/CAE/CAMを一体的に使える製造しやすい設計が可能なワークセル型のサブチームに分けます。
プロジェクト管理者はTOCスケジューリング手法でクリティカルチェーン上の開発工程だけの進捗を管理し、サブチームがシングルタスクで納期を意識させないで担当工程をできるだけ早く終了させます。
分業によるオーバーヘッド時間の発生（説明書類作成、中途増員者教育、連絡会議等）を無くし、一人でCAD/CAE/CAMを使いこなして同時並行で作業をこなすことで、「1.開発時間1/20の衝撃」で紹介した米国の先進企業に近づくことが可能となります。
費用のかかるシステム整備で1/４の時間短縮を目指し、費用のかからないプロセス革新で残りの２/４以上の時間短縮を実現すれば、無理なく製品開発時間全体を1/４にできます。
